Det rekommenderade staplingsschemat för en 6-lagers PCB är SGSPGS-strukturen (signal mark signal kraft marksignal), som balanserar signalintegritet, kraftintegritet och EMC-prestanda, vilket gör det till den föredragna lösningen för höghastighet och högdensitet.
Kärnrekommendationsplan
SGSPGS -struktur (toppsignal/GND/S3 -signal/PWR/GND/botten signal).
Fördelar:
Tre signalskikt är växelvis arrangerade med tre referensplan, och höghastighetssignaler (såsom PCIe, DDR4) kan prioriteras i S3-skiktet, med markplanskydd på både toppen och botten.
Kraftskiktet ligger intill markplanet (rekommenderat avstånd på 8-10 miljoner), och avkopplingskapacitanseffekten förbättras med 40%.
Symmetrisk staplingsdesign minskar risken för att brädet vridning (Warpage<0.5%).
Tillämpliga scenarier:Högfrekventoch scenarier med hög täthet som AI-servrar, 5G-kommunikation och fordonsregulatorer.
Alternativa lösningar
SGPSGS -struktur (toppsignal/GND/PWR/S4 -signal/GND/botten signal).
Egenskaper:
Strömskiktet är centrerat och lämpligt för multispänningssystem (såsom CPU -kärna+perifer kraftförsörjning).
S4 Signalskikt Referenskraftplan, uppmärksamhet bör ägnas åt impedansmatchning (rekommenderad differentiell linjebredd/avstånd på 4,5/5,5 mil).
Nackdel:Strömförsörjningen separeras från markplanet, vilket kräver tillsats av frikopplingskondensatorer.
SSGPGS -struktur (toppsignal/S2 -signal/GND/PWR/GND/botten signal).
Tillämplighet:I lågfrekventa högströmsscenarier (såsom motordrivbrädor) kan S2-skiktet utrustas med hög ström ledningar (linjebredd större än eller lika med 1 mm).
Risk:Intilliggande signalskikt (S2 och topp) är benägna att övergå, och ett avstånd med större än eller lika med 3 gånger linjens bredd bör reserveras.
Nyckeldesignparametrar
Medium tjocklek:
En tunn kärnbräda (8 milFr-4)används mellan kraftskiktet och markplanet för att öka den plana kapacitansen (kapacitansvärde ≈ 0,5NF/cm ²).
Det rekommenderade avståndet mellan signalskiktet och referensplanet är 5-8 miljoner, med impedansfluktuationer på mindre än eller lika med ± 5%.
Hög hastighetssignalbehandling:
Klocklinjen är företrädesvis arrangerad i det mellersta signalskiktet (S3), vilket bibehåller ett 3-faldigt linjeavstånd från kraftlagret för att minska jitter.
Undvik parallella ledningar och använd ortogonal layout för att minska övergången.